Layout Tipps & Tricks - von Entwicklern für Entwickler

Statistisch gesehen lassen sich 64% der Produktionsfehler in einer SMT-Produktion auf einen fehlerhaften Pastendruck zurückführen. Diesem Bereich muss daher besondere Aufmerksamkeit geschenkt werden. Das Drucken der Lötpaste muss voll automatisiert ablaufen, um Fehler durch manuelle Eingriffe zu verhindern. Hohe Druckgeschwindigkeit reduziert Maschinenzeiten und Kosten.

Pastendaten sollen vom Leiterplattendesigner in einer eigenen Lage in der Gerberdatei hinterlegt werden. Auf diesen werden die Daten zur Produktion der Schablone generiert. Der EMS-Dienstleister kann auf Basis weiterer Informationen und Erfahrung passende Vergrößerungen oder Verkleinerungen einzelner Öffnungen in der Schablone vorsehen.

Rakel aus Edelstahl oder Kunststoff streifen die Lötpaste über die Druckschablone. Die Lötpaste wird dabei durch die Schablonenöffnungen gedrückt und verbleibt an den gewünschten Stellen der Leiterplatte. Überschüssige Paste wird mittels Rakel von der Schablonenoberfläche abgestreift.

In modernen SMT-Produktionslinien vermisst ein 3D-Solder-Paste-Inspektion (SPI)-System nach dem Pastendruck das gedruckte Volumen der Lötpaste über die gesamte Leiterplattenfläche. Fehlerhafte Bedruckung kann daher in diesem Prozessschritt sofort korrigiert werden.

Der Bestückungsdruck hilft beim Messen und der Fehlersuche auf elektronischen Baugruppen. Auch die richtige Ausrichtung von Bauelementen kann durch eine Markierung mittels Bestückungsdruck (Pin 1) einfach kontrolliert werden. Aufgrund der immer weiter voranschreitenden Miniaturisierung sollte jedoch überlegt werden, ob ein solcher Bestückungsdruck noch sinnvoll ist. Alle freien Kupferflächen (Pads, Vias) werden vom Leiterplattenhersteller freigestellt. So werden schlecht positionierte Drucke schnell unleserlich.

Der Umfang des Bestückungsdruck sollte minimal sein, genau festgelegt werden und man soll sich überlegen, ob dieser wirklich notwendig ist. Zu beachten ist, dass die Pastenschablone beim Bestückungsdruck nicht plan auf der Leiterplatte aufliegen kann und die Gefahr besteht, dass kein sauberes Lötdepot gedruckt werden kann. Unter Bauteilen soll zur Gänze auf Bestückungsdruck verzichtet werden.

Maßnahmen für die abschließenden Tests und Inbetriebnahme der elektronischen Flachbaugruppen nach dem Produktionsprozess sollten von Anfang an im Design mitberücksichtigt werden.

• Fangbohrungen für die Leiterplatte vorsehen (asymmetrisch, typ. 3,2 mm, nicht durchkontaktiert und nicht verzinnt.) Sperrzonen berücksichtigen!
• Testpunkte in jedem elektrischen Knoten; Durchkontaktierungen können als Testpunkte verwendet werden, sofern sie> 0,8mm Pad-Durchmesser haben und nicht abgedeckt sind.
• Abstand der Testpunkte zueinander und zum Leiterplattenrand > =2,54 mm; In Ausnahmefällen und nach Absprache kann der Anbstand auf bis zu 1,27 mm verkleinert werden. Dies führt zu höheren Kosten im Testequipment.
• Testpunkte sollen gleichmäßig auf der Leiterplatte platziert werden, um die Kräfte durch Kontaktnadeln ausgewogen zu verteilen.
• Bei Versorgungsspannungsnetzen sollen mehrere Testpunkte platziert werden. Diese sollten auf die Leiterplatte verteilt oder am Anfang und am Ende des Leiterbahnzuges positioniert sein.
• Testpunkte sollen vorzugsweise nur auf der bauteilfreien Seite oder der Seite mit den niedrigsten Bauteilen angeordnet werden.
• Bei messtechnisch kritischen Bauteilen (niedrigohmige Shunts) soll eine Vierleitermessung vorgesehen werden.
• Bauteile, welche über einen Enable-Eingang verfügen, sollten im Design über einen Pullup/Pulldown auf "high" bzw. "low" geschaltet werden. Somit besteht beim Test die Möglichkeit diese zu deaktivieren.
• SMD- und THR-Lötstellen dürfen nicht als Testpunkte verwendet werden, da diese durch Flussmittelrückstände verunreinigt sein können. Eine Kontaktierung ist dann nicht möglich.
• Es wird ein Testpunktdurchmesser von 1mm, jedoch min. 0,8 mm empfohlen.

Das Lot (oder Lötzinn) wird zum Verbinden von Metallen durch Löten verwendet. Das Lot besteht aus einer Legierung unterschiedlicher Metalle. Der Schmelzpunkt des Lotes liegt niedriger als der der zu verbindenden Werkstücke. In vielen Loten war früher Blei enthalten. Seit 2007 dürfen diese Lote in der EU gemäß der RoHS-Richtlinie nur noch in Ausnahmefällen verwendet werden.

Das Lot für das Reflow-Löten wird in Pastenform aufgetragen. Die Paste besteht aus kleinen Zinnkugeln und Flussmittel. Die Lötpaste ist in unterschiedlicher Körnung erhältlich. Wenn elektronische Baugruppen unterschiedliche Lötprozesse durchlaufen (Reflow-, Wellen- und Handlöten), soll eine Abstimmung der dabei eingesetzten Lote erfolgen, damit keine ungewünschten metallurgischen Effekte auftreten.

Nachhaltig zu entwickeln kann die Gesamtkosten eines Produkts über den kompletten Lebenszyklus reduzieren.

• Selbst wenn für eine Produktgruppe Ausnahmen von der RoHS-Richtlinie existieren, kann es langfristig günstiger sein, RoHS-konform zu entwickeln und so Entsorgungskosten zu sparen.
• Gibt es Bauelemente mit niedrigerem Energieverbrauch und besserer Leistungsbilanz?
• Können kleinere Gehäusetypen mit weniger Materialverbrauch verwendet werden?
• Werden alle vorgesehehen Bauelemente benötigt und effizient genützt?
• Können einzelne Funktionen eventuell von der Hardware in die Software verlagert werden?
• Werden RoHS- und REACH-Richtlinien eingehalten?
• Gibt es für einzelne Materialien und Werkstoffe umweltfreundlichere Alternativen?

Die Auswahl elektronischer Bauteile erfolgt in erster Linie auf Basis funktionaler Anforderungen. Um die Gesamtkosten über den kompletten Lebenszyklus einer Baugruppe niedrig zu halten (TCO) sollten folgende Kriterien im Auswahlprozess berücksichtigt werden:

• Langfristige Stückkosten
  Wie hoch ist der Stückpreis des Bauteils und welche Staffelpreise sind über einen längeren Zeitraum erzielbar?
• Verfügbarkeit
  Es lohnt sich vorab geeignete Datenbanken zu konsultieren, um die langfristige Verfügbarkeit eines Bauteils zu prüfen.
• Second Source
  Sind Bauteile aus mehreren Bezugsquellen verfügbar oder können Bauteile mit mehreren Bezugsquellen bevorzugt werden? Dies sichert langfristig die Lieferbarkeit aus unterschiedlichen Quellen.
• Gängige Gehäusevarianten
  Ist ein Bauteil wirklich nur in einer bestimmten Gehäusevariante aus einer Bezugsquelle verfügbar? Kann eine andere Gehäusevariante eingesetzt werden, die von mehreren Quellen bezogen werden kann?
• Vorzugsbauteile
  Gibt es im Unternehmen oder bei Ihrem EMS-Dienstleister Vorzugsbauteile, die verwendet werden können? Kann daraus ein Preis- und Verfügarkeitsvorteil erzielt werden?
• Bauteilvarianten
  Kann die Anzahl der Bauteilvarianten reduziert werden? Können z.B. Kondensatoren mit identischer Kapazität auch eine einheitliche Spannungsfestigkeit aufweisen?
   

HINWEIS: Ginzinger electronic systems bietet Dienstleistungen zum Life-Cycle-Check Ihrer Baugruppe an, um eine langfristige, wirtschaftliche Produktion des Produkts zu gewährleisten.

Die Produktionskosten einer elektronischen Baugruppe werden in der Entwicklung bestimmt. Hier werden viele wichtige Entscheidungen getroffen.

• Ist eine einseitige Bestückung möglich? Vor allem, wenn nur einige wenige Bauelemente auf der zweiten Seite der Leiterplatte bestückt werden sollen, kann man durch Verlagerung auf nur eine Seite Produktionskosten einsparen.
• Werden viele unterschiedliche Bauteile der Schaltung verwendet oder können manche Bauteile und Werte vereinheitlicht werden? Eine Reduktion der Anzahl und Varianz der Bauteile spart Rüstkosten in der Produktion.
• Kann man in der Entwicklung bei der Bauteileauswahl bereits die zur späteren Verarbeitung optimal geeignete Verpackung der Bauelemente, wie Rollen, Stangen oder Trays beeinflussen? Automatisierbare Gebinde mit höherer Bauteileanzahl sparen Lager- und Produktionskosten.
• Kann man eine günstigere Chiptechnologie verwenden? LVC-Standardlogik ist z.B. billiger als HC.
• Können Stecker oder Relais in THR-Technik verwendet werden? Diese können kostengünstiger und vollautomatisch im Reflow Prozess verlötet werden. Ein zusätzlich notwendiger THT-Prozess wird eingespart.
• Sind eine höhere Produktklasse und damit teurere Prozesse und Materialien wirklich notwendig? Oft werden Normen und Richtlinien überinterpretiert oder es werden zusätzliche Sicherheiten eingebaut. Diese verringern das Risiko eines Systems nicht mehr signifikant, erhöhen aber die Kosten stark.
• Sind multifunktionale Problemlösungen möglich? Kann ein Gehäuse z.B. auch als Kühlkörper verwendet werden?
• Können aufwändige Sonderwerkzeuge zum Verarbeiten und für die Produktion vermieden werden? Möglicherweise lässt sich der Produktionsschritt nach kleinen Anpassungen auch mit kostengünstigen Standardwerkzeugen durchführen.
• Sind alle Bauteile auch langfristig verfügbar? Ein rechtzeitiger Life-Cycle-Check mit einer geeigneten Datenbank verhindert vorab teure Überarbeitungen.
• Welche Bauteile unterliegen einem besonderen Risiko?  Große Keramikkondensatoren z.B. sind empfindlich und können im Produktionsprozess leicht brechen.
• Wurden alle möglichen Bauteilformen in Betracht gezogen? Kleinere Formen eines Bauteils lassen sich oft besser automatisiert und kostengünstig verarbeiten. Allerdings können zu kleine Bauformen und Pinabstände ebenfalls zu erhöhten Kosten führen. Stimmen Sie sich rechtzeitig mit Ihrem EMS-Dienstleister ab, mit welcher Bauform Sie das Kostenoptimum aus Materialpreis und Produktionskosten erzielen.

Aufwand und Kosten bei der Produktion von elektronischen Baugruppen ist von der Anzahl und der Komplexität der einzelnen notwendigen Prozessschritte abhängig. Automatisierbare Abläufe sind kostengünstiger als Prozessschritte mit manuellem Eingriff. Sie gewährleisten darüber hinaus gleichbleibende Qualität der produzierten Baugruppen. Bei Entwicklung und Design müssen diese Parameter von Anfang an mitberücksichtigt werden:

• Einseitig mit SMT-Bauteilen bestückte Baugruppen sind aufgrund der durchgehenden Automatisieriung des Produktionsprozesse am günstigsten zu produzieren.
• THT-Bauteile sind so weit wie möglich zu vermeiden. Alternativ sollen THR-Bauteile eingesetzt werden, um den Automatisierungsgrad hochzuhalten.
• Bei beidseitig bestückten Baugruppen sollten der manuelle Manipulationsaufwand zum Wenden der Baugruppen sowie besondere Vorkehrungen zum Fixieren von Bauelementen berücksichtigt werden.

Nutzendesign

Ein Nutzen ist ein Verbund aus mehreren Leiterplatten. Die Leiterplatten werden in der Regel nicht einzeln bestückt, sondern in einem Nutzen. Nach erfolgter Bestückung werden die Leiterplatten vereinzelt, d.h. durch einen Nutzentrenner getrennt. Im Sinne eines optimierten Produktionsprozesses übernimmt Ginzinger electronic systems gerne das Nutzentrennen Ihrer Leiterplatte. Dazu sind ggf. Informationen über geblockte Anschlussbereiche, Stichwort "Cut Outs" und gefräste Kanten, notwendig. Das Anwenderdesign wird nach fertigungstechnischen Gesichtspunkten optimiert.

Im Zuge des Nutzentrennprozesses erstellt Ginzinger electronic systems auch die Pastenschablone für SMT-Baugruppen.

Nutzentrennung

Die meisten Baugruppen, insbesondere solche mit komplexen Außenkonturen, werden bei Ginzinger electronic systems in gefrästen Rohlingen verarbeitet. Im Vergleich zu geritzten Rohlingen sind Rohlinge mit gefrästen Stegen mechanisch stabiler.Die Durchbiegung beim Löten durch schwere Bauteile oder Schwankungen in der Ritztiefe und die damit verbundenen Defekte werden dadurch reduziert.

Für das Wellenlöten von zuvor geklebten SMT-Bauteilen gibt es drei Einschränkungen:

• Bauteile mit einer Länge ≤ 1,2 mm (zB Bauteilgröße 0402) können nicht mit der Welle gelötet werden. Sie können nicht mehr mit ausreichender Sicherheit geklebt werden. Die Baugröße 0603 sollte in der Wellenlöttechnik vermieden werden, da die Prozessicherheit geringer ist als bei größeren Bauformen
   
• Bauteile mit einer Höhe > 2,5 mm können durch den Druck der Welle leicht weggespült werden, bzw. bleiben bei noch größerer Höhe an feststehenden Teilen der Wellenlötanlage hängen. Bei Folienkondensatoren ist deren Wärmeempfindlichkeit zu beachten.
   
• Keramikkondensatoren über Baugröße 0805 sollten wegen des thermischen Stresses nicht mit der Welle gelötet werden.

Gängige Praxis ist es, SMT-Bauteile in einem eigenen Prozessschritt zu kleben und gemeinsam mit den THT-Bauteilen auf der Lötseite über der Lötwelle zu löten. Dabei ist darauf zu achten, dass die SMT-Bauteile in Richtung der Welle ausgerichtet sind, da ansonsten Lötschatten zu unverlöteten Bauteilen führen. (siehe Abbildung)

Darüber hinaus ist auf mögliche Kurzschlüsse bei querliegenden ICs zu achten. ICs mit 0,8-mm-Raster lassen sich bei wellengerechtem Layout (vorhandene Lötfänger und richtig positionierte Bauteile) noch lötbrückenfrei löten. Lötfänger sind doppelt so lang wie das Pad anzulegen und am Ende rund oder spitz abzuschließen. (siehe SO14 in der Abbildung)

Werden keine bzw. rechteckige Lötfänger verwendet, kann zurückschwappendes Lötzinn zu Lötperlen oder Kurzschlüssen zwischen den Pins führen.

Beim 0,8-mm-Raster liegt ein freier Abstand von etwa 0,4 mm zwischen den benachbarten Pads vor. Die praktische Erreichbarkeit des wellenlöttechnischen Minimums ist u. a. von der lokalen Topologie der Baugruppe und den damit zusammenhängenden Strömungsverhältnissen auf der Baugruppe abhängig. Vor Serienstart sollten Versuche durchgeführt werden. Die praktische löttechnische Grenze für ein lötbrückenfreies Wellenlötergebnis mit Standardanlagen liegt bei einem einheitlichen Mindestabstand von etwa 0,4 mm bis 0,5 mm.

Für die Kalkulation eines Angebots sind Gerberdaten zwingend erforderlich. Der Leiterplattenhersteller benötigt diese zur Angebotslegung. Für die Gewährleistung einer reibungslosen Produktion sollen zusätzlich intelligente CAD-Daten bereitgestellt werden. Alle gängigen Dateiformate wie ODB++ , ASCII-Files oder IPC-2581 werden unterstützt. Nachstehende Informationen definieren die Anforderungen an die Elektronikproduktion bei Ginzinger electronic systems und werden für eine rasche und unkomplizierte Abwicklung benötigt:

Leiterplattendaten:

• Baugruppenbezeichnung  & Bestückungsart (zB. SMT ein-/zweiseitig; THT)
• Leiterplattenabmessung     (l x b [mm])
• Kupferlagen und Dicke      Anzahl/Aufbau
• Basismaterial und Dicke    FR4/xy mm
• Farbe Lötstopplack           Standard ist grün
• Bestückdruck                   Ja/Nein/Farbe
• Oberfläche                     Chemisch Nickel-Gold; HAL
• Konturen gefrast               Ja/Nein
• Impedanzkontrollierte LP    Ja/Nein
• IPC-A-610-Klasse             2 oder 3
• Bauteilherstellerfixierte Stückliste
• Kundenspezifische Bauteile
• Funktionstest, AOI, Klimatest

Weitere Tests:

• Prüfprotokoll                           Ja/Nein
• UL-Kennzeichnung der LP       Ja/Nein
• Kundenspezifisches Etikett     Ja/Nein

Die Fertigungdaten und Pläne werden idealerweise als ZIP-komprimierte Datei an die Kundenberatung versendet.

Was gehört ins Gerberpaket?

• Kupferlagen (inkl. Lagenaufbaubeschreibung)
• Lötstopplack
• Leiterplattenkontur
• Bestückplan für SMT, Bestückplan für THT
• Pastendaten, Bohrdaten
• Lasermarkierung TOP/BOT

Optional: Bestückungsdruck, BlueMask, Testpunktplan

Textdateien:

Bestückdaten

• Bauteilreferenz TOP/BOT, X-Koordinaten [mm], Y-Koordinaten [mm], Rotation [°]

Testpunktdaten

• Netzname bzw. Fanglöcher TOP/BOT, X-Koordinaten [mm], Y-Koordinaten [mm], Testpunktgröße [mm]

Stückliste

• Bauteilreferenznummer(n) - übereinstimmend mit Bestückplan
• Beschreibung inkl. Toleranz bzw. Hersteller und Herstellerbezeichnung
• Bauform
• Stückzahl pro Baugruppe

HINWEIS: Bevorzugt werden Stücklisten in den Formaten XLS und CSV.

Weitere Daten

Schaltplan als PDF, Prüfanweisung und falls vorhanden die Impedanzberechnung der Leiterplatte.

Beistellmaterial

HINWEIS: Eine Beistellung von Materialien sollte im Idealfall vermieden werden, denn durch nicht optimale Bauteilverpackungen können erhebliche Mehrkosten entstehen.

Das gewünschte Leiterplattenmaterial, der Lötstopplack, sowie das Oberflächen-Finish wird vom Kunden definiert. Am häufigsten werden Oberflächen wie chemisch Zinn, HAL(bleifrei) oder chemisch Nickel/Gold verwendet. Wir geben Ihnen einen Überblick über die gängigsten Materialien und deren Vor- und Nachteile:

Chemisch Zinn
Abscheidung einer chemischen Zinnschicht bis maximal 1,2 µm. Das Minimum liegt bei 0,6 µm.
--> Chemisch Zinn wird von Ginzinger electronic systems empfohlen.

Vorteile:

• hohe Planarität
• sehr gute Löteigenschaften
• guter Korrosionsschutz für darunter liegendes Kupfer
• gute Einpresseigenschaften

Nachteile:

• keine metallurgische Bindung an die Kupferschicht
• eingeengtes Prozessfenster bei Lötprozessen
• Einsatz von Thioharnstoff (umweltbelastend)
• eingeschränkte Lagerfähigkeit durch dünne Schichtdicke (< 6 Monate)
• nur 2-3 Reflow Zyklen

HAL (Bleifrei)
HAL (Hot Air Levelling) ist die bewährteste Methode zur Aufbringung von Zinn als Leiterplattenoberfläche. Schichtdicken sind von 1-20 µm, vereinzelt bis 50 µm.

Vorteile:

• gute Löteigenschaften
• gute Lagerfähigkeit (mindestens 12 Monate)

Nachteile:

• eingeschränkte Eignung für Fine Pitch
• schlechte Planarität
• Kupfer wird ablegiert
• thermischer Stress für die Leiterplatte

Anmerkung: Als Pitch bezeichnet man bei elektronischen Bauteilen den mittleren Abstand der Anschlussbeinchen zueinander. Ist dieser Abstand kleiner als 0,5mm, spricht man von Fine Pitch.

Chemisch Nickel/Gold
Chemisch Nickel/Gold wird auch als ENIG bezeichnet = Electroless Nickel Immersion Gold. Neben einer vollflächigen Vernickelung/Vergoldung ist bei Einsatz eines geeigneten Lötstopplacksystems auch eine partielle Vernickelung/Vergoldung möglich.

Vorteile:

• sehr gute Lagerfähigkeit (>12 Monate)
• hohe Planarität
• sehr gut für Fine Pitch
• gute Einpresseigenschaften
• resistent gegen Umwelteinflüsse

Nachteile:

• Einschränkungen bei verschiedenen Basismaterialien (zB. PTFE)
• hohe Prozesstemperaturen (chemisch Nickel ca. 90°C für ca. 20 Minuten)
• Sprödigkeit der intermetallischen Phase bei kleinem Lötdepot

Beim Layout werden Mindestabstände zwischen den Pads und den Leiterbahnen typischerweise auf Grund der Spannungsfestigkeit festgelegt. Oftmals bleiben die IPC-A-610-Abnahmekriterien unberücksichtigt. Ein Beispiel: Ein Chip-Bauteil der Größe 0805 ist 2,0 x 1,25 mm lang bzw. breit. entsprechend der Klasse 2 wäre ein Überhang des Bauteils von 0,62 mm und bei Klasse 3 von 0,31 mm IPC-konform, sofern der minimale elektrische Isolationsabstand nicht versetzt wird.

Der minimale elektrische Isolationsabstand ist in der Regel in der Fertigung nicht bekannt. Deshalb geht man hier meistens vom halben Abstand (bezogen auf die Außenkante des Pads) zum nächsten Potenzial (Leiterbahn, Pad) aus.

Gebräuchliche Leiterplattenstärken bei Ginzinger electronic systems liegen zwischen 1 und 2 mm. Abweichungen von den gebräuchlichen Leiterplattenstärken sind individuell zu klären.

Die IPC-Klasse einer elektronischen Baugruppe wird durch den Einsatzbereich des Endproduktes bestimmt. In der IPC-A-610 sind folgende Klassen definiert:

Klasse 1 - Allgemeine Elektronikprodukte (General Electronic Products)
Hierzu gehören Produkte, bei denen die Hauptanforderung das Funktionieren der fertig bestückten Baugruppe ist.

Klasse 2 - Elektronikprodukte mit höheren Ansprüchen (Dedicated Service Electronic Products)
Hierzu gehören Produkte, bei denen stetige Funktion sowie eine erweiterte Lebensdauer erforderlich sind und ein unterbrechungsfreier Betrieb erwünscht, jedoch nicht kritisch ist. Typischerweise verursacht die Einsatzumgebung im Betrieb keine Ausfälle.

Klasse 3 - Hochleistungselektronik (High Performance Electronic Products)
Hierzu gehören alle Produkte, bei denen eine kontinuierliche, hohe Leistungsfähigkeit oder Leistungsbereitstellung auf Abruf unverzichtbar ist. Ein Funktionsausfall kann nicht toleriert werden. Die Einsatzumgebung der Geräte kann ungewöhnlich rau sein. Die Geräte müssen im Bedarfsfall funktionieren, wie beispielsweise bei lebenserhaltenden oder anderen kritischen Systemen.

HINWEIS: Eine Produktion nach Klasse 1 wird bei Ginzinger electronic systems nicht durchgeführt.

Um eine mechanisch und elektrisch zuverlässige Lötverbindung herstellen zu können, benötigt man Zeit und Temperatur. Löten stellt keine metallurgische Verbindung her wie beim Schweißen, sondern lässt eine Verbindung entstehen, bei der unterschiedliche Legierungen bzw. Metalle ineinander diffundieren. Es entsteht dabei eine intermetallische Phase (IMP). Ziel ist es, die ideale Dicke dieser IMP zu erzielen. Ist sie zu schmal, entsteht eine kalte Lötstelle, ist sie zu dick, wird sie spröde.

Das Layout legt hier speziell bei Wärmebedarf, Anschlussflächen und Wärmeeintrag bzw. Wärmeableitung den Grundstein für die spätere Erreichung einer optimalen Lötstelle. Beim Löten gibt es verschiedene Verfahren, jedoch kommt bei allen maschinellen Lötprozessen ein Stickstofftunnel zum Einsatz, um ein bestmögliches Lötergebnis zu erzielen.

Reflow-Löten
Dieses Verfahren wird verwendet, um SMT-und THR-Bauteile auf der Oberseite (Top) oder Unterseite (Bottom) zu verlöten. Die Lotpaste wird an der Lötstelle mittels Schablonendruckes deponiert. Alle Bauteile werden automatisch vom Bestückungsautomat bestückt und die bestückte Baugruppe über ein Transportsystem in eine Reflow- (oder Dampfphasen-) Lötanlage transportiert.

Wird beidseitig bestückt, ist darauf zu achten, schwere und temperaturempfindliche Bauteile immer auf einer Seite zu platzieren (Elkos, Leuchtdioden, SMC-Dioden, Stecker, etc.). Andernfalls müssen diese Bauteile in einem zusätzlichen Prozessschritt geklebt werden.

Wellenlöten
Beim Wellenlöten wird die bestückte, zu lötende Baugruppe über eine Lötwelle (=turbulentes Bad) aus flüssigem Zinn transportiert. Zuvor wird Flussmittel von unten aufgetragen, welches in der Vorheizphase aktiviert wird. Dadurch werden vorhandene Oxidschichten aufgebrochen und die Baugruppe auf die benötigte Grundtemperatur erwärmt. Im Anschluss erfolgen Löten und Abkühlen der Baugruppe.

Mit dem Wellenlöten werden THT Bauteile auf der TOP- und SMT-Bauteile auf der BOT-Seite verlötet. SMT Bauteile auf der BOT Seite müssen in einem vorgelagertem Prozessschritt zuerst auf die Leiterplatte geklebt werden.

Designparameter beim Löten von SMT-Bauteilen

Die IPC-A-610 Abnahmekriterien für elektronische Baugruppen beschreiben, wie Lötstellen auszusehen haben. Maximaler Seitenüberhang, Endüberhang, minimale und maximale Länge, Breite und Höhe der Lötstelle, Lotspaltdicke, etc. sind hier angeführt. Die Werte sind aber von Gehäuse zu Gehäuse unterschiedlich. Der Entwickler kann vor allem in puncto Bauteilanschlusstyp, Padgröße, Padabstand und Leiterplattenoberfläche Einfluss auf die Lötstelle nehmen.

Padvorschlägen im Bauteildatenblatt sollte man als Entwickler immer kritisch gegenüberstehen. Tipp: Anschlüsse im Footprint einzeichnen und eine "proportionale Betrachtung" durchführen: Können die Pins auf der Fläche überhaupt verlötet werden? Ist ein zu großer Überstand vom Pad vorhanden? Sind die Pads zu klein?

Auch Berechnungswerkzeuge können hier helfen, wie "Proportional SMD Reference Calculator" vom Fachverband für Design, Leiterplatten- und Elektronikfertigung (FED), "PCB Footprint Expert" oder "Footprint Designer" aus den ECAD-Systemen.
 

Designparameter beim Löten von THT-Bauteilen

Für ein ideales Pad Design bei THT Bauteilen ist als erster Anhaltspunkt das Herstellerdatenblatt zu Rate zu ziehen, worin beschrieben wird, wie der Footprint zu designen ist. Dies ist aber immer kritisch zu hinterfragen, da die vorgeschlagenen Designs nicht immer optimal sind!

Faustformel Paddurchmesser: Pad zu Loch Verhältnis = 1,5 aber Restring min 0,25mm
Faustformel Lochdurchmesser: max. Drahtdurchmesser +0,2 bis 0,6 mm

Die Anbindung von Durchkontaktierungen (auch Vias genannt) an Pads sollte generell über Leiterbahnen erfolgen. Somit können Lötabwanderungen und die daraus entstehende Bildung eines unzureichenden Lötmeniskus vermieden werden. Der Abstand zwischen Via und Pad muss groß genug gewählt werden, um diese durch einen Steg aus Lötstopplack trennen zu können. Der kleinste realisierbare Lötstopplack-Steg variiert je nach Leiterplattenhersteller.

Achtung: Befinden sich Durchkontaktierungen mit anderem Potenzial unter einem Bauteil, besteht das Risiko einer Unterschreitung des minimalen elektrischen Abstandes (Kurzschluss).

HINWEIS: Durchkontaktierungen unter Bauteilen können beim Wellenlötvorgang problematisch sein.

Die Anbindung von Pads an Leiterbahnen soll, sofern elektrisch oder thermisch nicht zwingend notwendig, keinesfalls vollflächig bzw. über breite Leiterbahnen erfolgen.

Dies kann einerseits zu einer "mageren" Lötstelle, andererseits durch verstärkte Wärmeabfuhr (Wärmesenke) zu fehlerhaften Lötstellen (Tombstoning) führen. Kritisch kann dies insbesondere bei BGAs sein, da deren Lötstellen nur durch Röntgenanalysen kontrolliert und festgestellt werden können.

HINWEIS: Je kleiner das Bauteil, umso kritischer sind diese negativen Effekte.

Große Kupferflächen in Leiterplatten führen Wärme ab und können zu einem unzureichenden/ungleichmäßigen Aufschmelzen der Lötpaste, oder zu unzureichendem Durchstieg führen. Dabei wird die Durchkontaktierung nicht vollständig vom Löt gefüllt. Ebenso können große Bauteile überdurchschnittlich viel Wärme abführen und so zu einem unbefriedigenden Lötergebnis führen.

Bei THT- und SMT- Bauteilen mit einem erhöhten Wärmebedarf an einem oder mehreren Anschlüssen kann über ein entsprechendes Design der Leiterplatte der Wärmeeintrag erhöht werden. Gleiches gilt für die Anbringung von Durchkontaktierungen in der unmittelbaren Nähe von Bauteilen. In beiden Fällen ist zu beachten, von welcher Seite der Wärmeeintrag erfolgt. Nicht genutzte Pads sollten auf Innenlagen entfernt werden ("non functional pad removal"). Bei Multilayern sollten Lagen mit großen Kupferflächen möglichst nahe der Oberfläche - auf der der Wärmeeintrag erfolgt - platziert werden.

HINWEIS: Je größer der Abstand zwischen Pad und umgebendem Kupfer, desto besser ist die Wärmefalle.

Eine zusätzliche Möglichkeit stellt die Verwendung unterschiedlicher Pad-Flachen auf der TOP- bzw. BOT-Seite beim Wellenlöten dar. Bei großen Pads ist ein guter Wärmeeintrag bzw. eine gute Wärmeabfuhr zu verzeichnen. Ein gegenteiliger Effekt tritt bei kleineren Pads auf. Durch entsprechende Kombination (großes Pad auf der Lötquellseite, kleines Pad auf der Lötzielseite) kann der Lötdurchstieg verbessert werden.